Fraunhofer IPMS präsentiert 10G TSN-Endpoint IP-Core für Echtzeit-Ethernet-Kommunikation

Automotive-, Industrie- und sicherheitsrelevante Systeme fordern zunehmend leistungsfähigere Netzwerklösungen, die hohe Übertragungsgeschwindigkeiten mit präziser zeitlicher Steuerung verbinden. Das Fraunhofer Institut für Photonische Mikrosysteme IPMS hat einen 10G TSN-Endpoint IP-Core entwickelt, der Echtzeitkommunikation mit Übertragungsraten von bis zu 10 Gbit/s realisiert.

Der 10G TSN-Endpoint (EP) ergänzt die bestehende Produktpalette von Time-Sensitive-Networking IP-Cores des Fraunhofer IPMS. Die Lösung richtet sich an komplexe Einsatzgebiete, in denen hohe Bandbreite, exakte Zeitsynchronisation und verlässliche Datenübermittlung mit planbaren Zeitfenstern erforderlich sind. Im Vergleich zu den verfügbaren 1G TSN IP-Cores erreicht die neue 10G-Variante einen zehnfach höheren Datendurchsatz bei gleichzeitig durchgängig deterministischem Netzwerkverhalten. Die Entwicklung unterstützt den Aufbau kommender Echtzeit-Ethernet-Infrastrukturen.

Zeitsynchronisation mit hoher Genauigkeit

Die technische Basis des 10G TSN-EP IP-Core bildet eine hardwaregestützte Implementierung der Zeitsynchronisation gemäß IEEE 802.1AS-2020 (gPTP). Damit werden Synchronisationsgenauigkeiten von weniger als 10 Nanosekunden in Ethernet-Umgebungen erreicht und konstante Zeitreferenzen auch bei maximalen Datenraten sichergestellt. Der IP-Core unterstützt wesentliche TSN-Standards: IEEE 802.1Qav für Audio/Video-Traffic-Shaping, IEEE 802.1Qbv für zeitbasiertes Scheduling, IEEE 802.1Qci für Stream-bezogenes Policing sowie IEEE 802.1CB (FRER) für redundante und fehlertolerante Übertragungswege.

Schnelle Systemintegration

Zur Beschleunigung der Implementierung bietet das Fraunhofer IPMS umfassende Linux-Treiberpakete und Referenzimplementationen an. Diese decken sowohl native XGMII-Schnittstellen als auch verbreitete 10G-Interfaces wie 10G-BASE-R / SFI / XFI ab, unter anderem für AMD Xilinx FPGAs. Der IP-Core ist auf diverse etablierte FPGA- und ASIC-Plattformen ausgerichtet und vereinfacht die Einbindung in kundenspezifische Entwicklungen.

Vielfältige Einsatzbereiche

In Fahrzeugnetzwerken fungiert der 10G TSN-EP IP-Core als deterministische Backbone-Lösung für Bereiche wie ADAS, Infotainment und zentrale Recheneinheiten. Im Sensorikumfeld ermöglicht er verlustfreie und jitterarme Datenpfade für Video-, RADAR- und LIDAR-Informationen, auch bei gleichzeitigem Betrieb mehrerer Datenströme. In der industriellen Automation trägt er zu skalierbaren, echtzeitfähigen Netzwerken für synchronisierte Antriebssysteme, Robotikanwendungen und Bildverarbeitungsprozesse bei. Definierbare Latenzbudgets über die gesamte Netzwerkstruktur erhöhen Zuverlässigkeit und Effizienz in komplexen Fertigungsumgebungen.

Grundlage für High-Speed-TSN-Entwicklungen

„Mit unserem neuen 10G TSN-Endpunkt erweitern wir unser Portfolio an TSN IP-Cores um eine wichtige Ausbaustufe und legen zugleich den Grundstein für eine Reihe von High-Speed-TSN IP-Cores“, erklärt Alexander Noack, Bereichsleiter Data Communication & Computing (DCC) am Fraunhofer IPMS in Dresden. „Damit treiben wir die Entwicklung einer neuen Generation von IP-Cores für echtzeitfähige Hochgeschwindigkeits-Ethernet-Netzwerke voran, in denen exakte Zeitsynchronisation entscheidend ist – von Automotive über Industrie bis hin zu Raumfahrt und Verteidigung.“

Im Förderprojekt CeCas entwickelt das Fraunhofer IPMS gegenwärtig eine Supercomputing-Plattform für hochautomatisierte Fahrzeuge, in der 25G TSN-Lösungen erprobt werden. Zusätzlich zum 10G TSN-EP IP-Core befinden sich ein 10G TSN-Switched-Endpoint sowie ein 10G TSN-Switch in der Entwicklung und werden im Jahresverlauf verfügbar sein.

Weitere Informationen

---